论文部分内容阅读
基于ImpulseC语言对LDPC码的改进译码算法进行了研究与编程实现，分别进行该算法的CoDeveloper桌面仿真和生成的硬件VHDL代码的ISE综合仿真。最后在XilinxVirtex一2XC2V2000—4bf957芯片上完成了码长为4000、码率为0．5的（3，6）码译码器的快速FPGA实现。结果表明，当工作时钟为50MHz，最大迭代次数为20次时，译码器的译码速率超过70Mbit/s，硬件资源分配合理。