论文部分内容阅读
设计了一个针对ISCAS 85/89 Benchmark,用于RTL组合电路Verilog HDL描述的编译器.这个编译器可以作为RTL电路测试研究的辅助工具.在对Verilog HDL和RTL描述的特点进行分析的基础上,阐述了该编译器解析Verilog HDL描述、创建功能模块类库和将RTL描述转化为无层次分块的门级描述的基本原理,提出了主要问题的解决策略.