论文部分内容阅读
摘 要：高数据速率5G系统预计将在15GHz和100GHz之间的频率下工作，并在基站和手机中使用大量天线。其中代表性的功率放大器场景与当今的商用无线场景不同：将会有更多的功率放大器以低功率水平工作。然而，对信号峰均比的要求仍然很高，效率仍将是一个关键考虑因素。尽管Doherty结构的放大器不是实现5G系统中需求的唯一的可能结构，但它将成为5G应用中的主要竞争者。本文介绍了毫米波5G系统中功率放大器的新兴要求，描述了不同工艺技术中毫米波Doherty功率放大器的现状，列出了5G应用下功率放大器设计的挑战，并提供了除Doherty放大器以外的方法以满足需求的设计方法。
关键词：功率放大器;无线通信;毫米波放大器
第一章 引言
5G无线通信系统的目标包括超过100倍的扩展容量，高达> 1Gb / s的更高数据速率，低于1mS的延迟以及改进的体验质量，延长电池寿命。5G系统的基石将是使用大量“小型单元”，覆盖距离为200-300米或更短。Massive MIMO在5G系统中的关键作用也不同忽视，它利用天线阵列提供精确的波束控制以增加信号强度，减少干扰，并允许在许多环境中使用并行数据通道。5G系统还将利用电磁频谱的未封闭区域。国际上基本已经规划了5G通信的频率范围，将逐步部署频率范围低于6GHz的系统，然后是厘米波（特别是6-30GHz），后来是毫米波（30-100GHz）。
由于要利用毫米波上的载波频率，所以5G无线通信时需要提供大量天线，其中基站上的天线数量大于100，手机上所需要的天线数量大于16。这些需求也就导致了功率放大器的规格与3G和4G的性能要求大不相同。在5G的未来，基础的晶体管技术以及电路实现方法可能与传统意义上完全不同。
第二章 毫米波和厘米波上5G的需求
5G系统中的天线间距约为自由空间波长的1/2。28GHz的16×16天线阵列尺寸为8cm×8cm。为了支持这些天线，预计需要多个射频前端芯片，每个天线配置为一个射频前端如图1所示，或者每个4到8个天线可能配置一个射频前端芯片。
对于最低载波频率，信号带宽可以是100MHz，在高毫米波状态下增加到2GHz，PAPR值在8到12dB的范围内。因此，射频前端芯片PA所需的峰值功率水平相对较小。图2给出了基站和手机在不同频率区域估计的峰值功率要求的概念。叠加的粗略估计值对应于各种技术与频率（对于单个模块或以芯片形式）所展示的峰值功率水平。在5G要求中，多种工艺技术可以提供所需的功率，包括未来的基于硅的电路，甚至可以应用于用于基站。这个阶段是为了激烈的競争，其中效率和成本将是重要的考虑因素;由于应避免天线阵列的精细散热，平均功率水平的效率在许多情况下是关键的。
第三章 毫米波的doherty结构设计
Doherty放大器的回退效率得到改善，在毫米波状态的频率下已经很好地建立起来。，至少在较高频率下，Doherty结构可以很好的在片上实现阻抗反转和匹配。由于毫米波5G的分数带宽很小（6-10%），在1-2GHz处受到关注的带宽限制在这里也不适用。然而，有一些值得注意的挑战主要与增益有关。Doherty效率的提高源于对不同退避水平使用不同的负载阻抗，并且随着阻抗的变化，增益可能会显着降低。连接主放大器和峰值放大器的输入功率的消耗（即使在峰值放大器关闭时）也是有问题的。与四分之一波传输线相关的损耗可能很大，这会降低效率并使负载调制效率降低。在III-V族工艺中，通常使用微带线，可以利用在晶片背面具有接地平面的特性，带来最小化损耗;在基于硅的工艺技术中，接地平面和信号线都包含在顶部金属层中，因此线必须更窄以保持给定的阻抗，并且损耗更高。谐波终端的效率提升通常是无效的。
许多Doherty结构的PA已经在10GHz以上得到证明。最近在26GHz使用0.15μm GaAs pHEMT的高性能结果为，功率附加效率在峰值时达到36%，并且在6dB回退时效率仍然高于25%。增益为10.3 dB，两级级联实现的最大输出功率为26dBm。
为了提供潜在的更低成本和附加功能，业内已经注意到基于硅的解决方案。尽管Doherty设计的示例很少，但是在SiGe HBT和CMOS工艺中已经广泛地研究了毫米波功率放大器。早期报道的采用90nm CMOS实现的75GHz放大器实现了6dB的退避效率15.6%（峰值效率31%，峰值功率11.7dBm）。采用CMOS / SOI的代表性高功率放大器为了增加电压处理和输出功率，在单元放大器中使用两个nMOSFET的堆叠技术，在中间节点处优化了阻抗匹配，以便最大化增益。为了缩短传输线阻抗逆变器并使损耗最小化，使用慢波结构。在45 GHz时，单级放大器提供7dB的峰值增益，Psat为18dBm，峰值PAE为24%，6 dB回退效率为16%。芯片面积相对较小，应该可以直接集成到具有多种功能的芯片中，或者提供多个输出。通过回退获得显着的变化，并且必须改变峰值放大器的栅极偏置以便转动峰值放大器 适当地，使信号输入电路复杂化。
在80 GHz时，已经在CMOS中展示了一种创新的Doherty，它使用变压器而不是传输线来实现负载调制。该设计采用非对称结构，因此在全功率运行时，峰值放大器提供大部分输出。为了在输入功率增加时适当地控制峰值放大器的增益，在芯片上结合自适应偏置网络。该放大器输出功率为16.2 dBm，峰值效率为12%，6dB回退效率为11%。
第四章 总结
Doherty放大器可能在5G 毫米波PA /天线阵列中起主要作用。然而，与迄今为止所证明的相比，提高效率的空间很大。5G为功率放大器创新提供了肥沃的土壤。在本文中，考虑到Doherty功率放大器与新近可用技术的联系以及当前和未来无线通信系统的要求，已经解决了主要研究趋势。考虑到基站上的要求，在工艺上Si LDMOS和GaN HEMT是首选，主要工作重点是提高回退效率，并通过多频带或宽带解决方案设计多标准硬件。
关键词：功率放大器;无线通信;毫米波放大器
第一章 引言
5G无线通信系统的目标包括超过100倍的扩展容量，高达> 1Gb / s的更高数据速率，低于1mS的延迟以及改进的体验质量，延长电池寿命。5G系统的基石将是使用大量“小型单元”，覆盖距离为200-300米或更短。Massive MIMO在5G系统中的关键作用也不同忽视，它利用天线阵列提供精确的波束控制以增加信号强度，减少干扰，并允许在许多环境中使用并行数据通道。5G系统还将利用电磁频谱的未封闭区域。国际上基本已经规划了5G通信的频率范围，将逐步部署频率范围低于6GHz的系统，然后是厘米波（特别是6-30GHz），后来是毫米波（30-100GHz）。
由于要利用毫米波上的载波频率，所以5G无线通信时需要提供大量天线，其中基站上的天线数量大于100，手机上所需要的天线数量大于16。这些需求也就导致了功率放大器的规格与3G和4G的性能要求大不相同。在5G的未来，基础的晶体管技术以及电路实现方法可能与传统意义上完全不同。
第二章 毫米波和厘米波上5G的需求
5G系统中的天线间距约为自由空间波长的1/2。28GHz的16×16天线阵列尺寸为8cm×8cm。为了支持这些天线，预计需要多个射频前端芯片，每个天线配置为一个射频前端如图1所示，或者每个4到8个天线可能配置一个射频前端芯片。
对于最低载波频率，信号带宽可以是100MHz，在高毫米波状态下增加到2GHz，PAPR值在8到12dB的范围内。因此，射频前端芯片PA所需的峰值功率水平相对较小。图2给出了基站和手机在不同频率区域估计的峰值功率要求的概念。叠加的粗略估计值对应于各种技术与频率（对于单个模块或以芯片形式）所展示的峰值功率水平。在5G要求中，多种工艺技术可以提供所需的功率，包括未来的基于硅的电路，甚至可以应用于用于基站。这个阶段是为了激烈的競争，其中效率和成本将是重要的考虑因素;由于应避免天线阵列的精细散热，平均功率水平的效率在许多情况下是关键的。
第三章 毫米波的doherty结构设计
Doherty放大器的回退效率得到改善，在毫米波状态的频率下已经很好地建立起来。，至少在较高频率下，Doherty结构可以很好的在片上实现阻抗反转和匹配。由于毫米波5G的分数带宽很小（6-10%），在1-2GHz处受到关注的带宽限制在这里也不适用。然而，有一些值得注意的挑战主要与增益有关。Doherty效率的提高源于对不同退避水平使用不同的负载阻抗，并且随着阻抗的变化，增益可能会显着降低。连接主放大器和峰值放大器的输入功率的消耗（即使在峰值放大器关闭时）也是有问题的。与四分之一波传输线相关的损耗可能很大，这会降低效率并使负载调制效率降低。在III-V族工艺中，通常使用微带线，可以利用在晶片背面具有接地平面的特性，带来最小化损耗;在基于硅的工艺技术中，接地平面和信号线都包含在顶部金属层中，因此线必须更窄以保持给定的阻抗，并且损耗更高。谐波终端的效率提升通常是无效的。
许多Doherty结构的PA已经在10GHz以上得到证明。最近在26GHz使用0.15μm GaAs pHEMT的高性能结果为，功率附加效率在峰值时达到36%，并且在6dB回退时效率仍然高于25%。增益为10.3 dB，两级级联实现的最大输出功率为26dBm。
为了提供潜在的更低成本和附加功能，业内已经注意到基于硅的解决方案。尽管Doherty设计的示例很少，但是在SiGe HBT和CMOS工艺中已经广泛地研究了毫米波功率放大器。早期报道的采用90nm CMOS实现的75GHz放大器实现了6dB的退避效率15.6%（峰值效率31%，峰值功率11.7dBm）。采用CMOS / SOI的代表性高功率放大器为了增加电压处理和输出功率，在单元放大器中使用两个nMOSFET的堆叠技术，在中间节点处优化了阻抗匹配，以便最大化增益。为了缩短传输线阻抗逆变器并使损耗最小化，使用慢波结构。在45 GHz时，单级放大器提供7dB的峰值增益，Psat为18dBm，峰值PAE为24%，6 dB回退效率为16%。芯片面积相对较小，应该可以直接集成到具有多种功能的芯片中，或者提供多个输出。通过回退获得显着的变化，并且必须改变峰值放大器的栅极偏置以便转动峰值放大器 适当地，使信号输入电路复杂化。
在80 GHz时，已经在CMOS中展示了一种创新的Doherty，它使用变压器而不是传输线来实现负载调制。该设计采用非对称结构，因此在全功率运行时，峰值放大器提供大部分输出。为了在输入功率增加时适当地控制峰值放大器的增益，在芯片上结合自适应偏置网络。该放大器输出功率为16.2 dBm，峰值效率为12%，6dB回退效率为11%。
第四章 总结
Doherty放大器可能在5G 毫米波PA /天线阵列中起主要作用。然而，与迄今为止所证明的相比，提高效率的空间很大。5G为功率放大器创新提供了肥沃的土壤。在本文中，考虑到Doherty功率放大器与新近可用技术的联系以及当前和未来无线通信系统的要求，已经解决了主要研究趋势。考虑到基站上的要求，在工艺上Si LDMOS和GaN HEMT是首选，主要工作重点是提高回退效率，并通过多频带或宽带解决方案设计多标准硬件。