12位10MS／sCMOS流水线A／D转换器的设计

• 作 者: 刘三清 东振中 等
• 机 构: 华中科技大学电子科学与技术系,华中科技大学电子科学与技术系
• 出 处: 微电子学
• 发表日期: 2001年2期
• 关键词: A/D转换器 双差分动态比较器 CMOS 流水线 设计 WT5”BZ]A/Dconverter Doubledifferentialdynamiccompara

文中介绍了一种六级12位10Msample/s CMOS流水线A/D转换器的设计。该设计方案采用了双差分动态比较器结构，保证了处理模拟信号的精度与速度；采用冗余编码技术，进行数字误差校正，减小了多种误差敏感性，避免了由于余量电压超限而导致的失码，并降低了采样/保持电路和D/A转换电路的设计难度。