基于流水线技术的并行高效FIR滤波器设计

• 作 者: 刘刚 王毅增
• 机 构: 陕西三原空军工程大学导弹学院,陕西三原空军工程大学导弹学院,陕西三原空军工程大学导弹学院 713800,713800,713800
• 出 处: 电子技术应用
• 发表日期: 2003年07期
• 关键词: 滤波器设计 流水线技术 VHDL 数字滤波器 有符号数 部分积 数字信号处理 流水线结构 零极点 查表法

基于流水线技术,利用FPGA进行并行可重复配置高精度的FIR滤波器设计。使用VHDL可以很方便地改变滤波器的系数和阶数。在DSP中采用这种FIR滤波器的设计方法可以充分发挥FPGA的优势。

Based on the pipeline technology, the use of FPGA parallel reconfigurable high-precision FIR filter design. The use of VHDL can easily change the filter coefficients and order. In the DSP using this FIR filter design method can give full play to the advantages of FPGA.