论文部分内容阅读
针对高速信号处理领域中,系统所需的高性能稳定的高速时钟电路的设计进行研究。采用了一种具有可编程配置的高速时钟芯片ADF4360-7,并利用CPLD完成对芯片的配置,其时钟输出频率范围在350MHz~1.8GHz,且功率输出可配置。经过系统实际测试,满足系统技术指标要求,具有较好的工程应用价值。