论文部分内容阅读
介绍了一种32位有符号／无符号乘法器．该乘法器采用改进的Booth编码减少了部分积个数，并通过符号扩展的优化，减少中间资源消耗，对部分积进行统一的符号操作，简化了程序设计的复杂性．采用了7：2压缩结构的Wallace树及64位Brent Kung树结构超前进位加法器，有效地提高了乘法器计算速度．整个设计采用Verilog语言编写，通过Modelsim仿真验证设计功能的正确性．采用Synopsys的Design Compiler进行基于SMIC的0．18微米标准库的综合并得到性能参数．