基于FPGA的具有流量控制机制的高速串行 数据传输系统设计

• 作 者: 姬中凯
• 出 处: 电子产品世界
• 发表日期: 2012年4期
• 关键词: 串行 流量控制 数据传输 FPGA DMA

　　摘要：本文介绍了基于Xilinx Virtex-6 FPGA的高速串行数据传输系统的设计与实现，系统包含AXI DMA和GTX串行收发器，系统增加了流量控制机制来保证高速数据传输的可靠性。最后进行了仿真测试，测试结果显示系统可以高速可靠地传输数据。
　　关键词：串行；流量控制；数据传输；FPGA；DMA
　　DOI: 10.3969/j.issn.1005-5517.2012.4.006
　　引言
　　随着数字多媒体技术的发展，在现代电子系统中各模块之间经常需要高速数据传输。传统的数据传输系统采用并行接口，并行数据传输技术向来都是提高数据传输速率的重要手段。随着数据传输速率的提高，并行数据传输的进一步发展遇到了瓶颈，面临很多问题，如接口信号不同步，信号串扰，引脚过多增加PCB板布线难度及设计制作成本[1]。因此，高速串行接口已经逐渐取代并行接口。与并行传输相比，串行传输具有独特优势，可以提供更大的带宽更远的传输距离以及更低的成本[2]。
　　高速数据传输系统中各模块规模以及复杂度逐渐加大，数据传输的可靠性逐渐成为影响系统性能的关键因素之一。数据发送模块和数据接收模块处理数据的速度很难达到一致，因此经常会出现接收模块等待发射模块发送数据，或者发送模块等待接收模块接受数据的情况[3]。为了使高速数据传输系统可靠工作不丢失数据，系统需要加入流量控制机制，来协调发送模块和接受模块的工作。
　　本文的FPGA综合和实现工具为Xilinx ISE 13.2，硬件平台为ML605开发板，仿真环境为ISE自带的iSim仿真工具。图4为系统流量控制有限状态机的工作波形，可以很明显看到有限状态机在FIFO达到阈值上限和阈值下限时发生的状态跳变。
　　经过仿真测试得知，当DMA一次传输148比特数据用时8.3ns，传输速率为142.7Mbps；一次传输1480