论文部分内容阅读
提出了一种集成模乘求逆双重运算的抗攻击RSA协处理器设计．在设计中引入了指数重编码和双位扫描的方法以提高模幂运算的速度，并采用数据屏蔽和随机重编码的方案来防御功耗分析攻击．基于字串行架构实现了模乘和求逆运算，并提出了相应的可伸缩蒙哥马利模乘算法，使基本运算具有数据通路小、可伸缩性强的特点．在VLSI设计上实现了模乘和求逆运算的硬件复用，大幅度地降低了成本．FPGA验证表明协处理器能够正确地完成所有预定的功能．TSMC 0．25um工艺综合结果显示，协处理器的工作频率可达170MHZ，总的规模（包括核心电路