论文部分内容阅读
采用高速鉴频鉴相器（TSPC）、经典抗抖动的电荷泵、交叉耦合差分延迟单元以及电阻分压相位内插电路等结构设计了一个应用于1000Base—T以太网收发器的频率综合器电路，并能兼容10／100Mbps模式．该电路同时满足发送电路上升下降斜率控制和时钟恢复电路对于多相时钟（128相）的需要，大大节约了面积和功耗．在晶振的绝对抖动σ约为16ps情况下，输出25MHz测试时钟信号σ仅为11ps．表明该频率综合器有较强的抑制噪声能力，能很好满足发送和接收电路对于时钟性能的要求．芯片采用SMIC 0．18μm的标准CM