论文部分内容阅读
本文通过外延区为均匀掺杂的ＶＤＭＯＳ穿通击穿条件和外延区比导通电阻Ｒｏｎ的理论分析，首次得到了Ｒｏｎ随外延区参数，击穿电压变化的简捷普遍关系式在此基础上提出了ＶＤＭＯＳ为均匀掺杂外延区时的优化设计理论；对于各种高压ＶＤＭＯＳ，只要外延区厚度取为同衬底浓度下突变结击穿时耗尽层宽度的最佳分割长度，即穿通因数Ｆ的倒数η为０．７５时，就可保证外延区Ｒｏｎ为最小。凭借此理论，本文首次推出了ＶＤＭＯＳ外延区优