论文部分内容阅读
本文提出了一个基于SystemC的通用存储器模型,可以作为构造SoC的通用IP模型.该模型采用统一的事务级接口,内部控制逻辑和存储器构成采用时钟精准的模型,并且提供了一系列配置参数用来反映影响性能的带宽、延时、以及仲裁机制.该模型成功预测了一个视频解码器中共享SRAM所采用bank数量对性能的影响.