基于查表法的CRC算法实现与优化

• 作 者: 王宁平 冯全源
• 机 构: 西南交通大学微电子研究所
• 出 处: 集成电路应用
• 发表日期: 2020年3期
• 关键词: 集成电路设计 循环冗余校验CRC运算 线性反馈移位寄存器 可配置 VERILOG 查表法 寄存器验证 IC designCRCLFSRconfigurablev
• 基金项目: 国家自然科学基金重点项目资助(61531016,61831017),四川省科技支撑计划重点项目资助(2018GZ0139),四川省重大科技专项项目资助(2018GZDZX0001)

基于数据传输系统带宽越来越大,数据传输过程中发生错误的概率也越来越高,设计用于检错和纠错的校验码产生模块是非常必要的。完成一种可配置的并行CRC运算模块的设计,数据长度和CRC运算版本皆可进行配置,在一个时钟周期内即可并行计算得到CRC校验结果。首先通过线性反馈移位寄存器实现了串行CRC计算模块,然后结合查表法多次例化串行CRC计算模块、并将上次运算结果作为本次运算的初值实现了可并行运算的CRC校验码计算模块。