用于数字音频广播接收机的全码率维特比译码集成电路

• 作 者: 高永红
• 机 构: 清华大学电子工程系
• 出 处: 电子学报
• 发表日期: 1998年8期
• 关键词: 维特比译码器 信道译码 集成电路 数字音频广播 Viterbi decoder Channel decoding Integrated circuit D
• 基金项目: 国家自然科学基金

卷积编码维特比译码集成电路是数字音频广播接收机信道译码的关键部件．本文介绍了一种维特比译码集成电路的设计，该电路符合欧洲数字音频广播信道译码的标准要求，可对数字声音卷积编码的全部码率（8／9，…，1／2，…，1／3，…，1／4）进行译码，最高译码输出码率大于2048kbps，集成电路采用瑞典爱立信公司的P540．6μmCMOS工艺设计和制造，核心面积为10mm2，芯片总面积为25mm2，等效逻辑门数为27，000门测试结果表明芯片满足所有设计要求．目前已用于我们开发的数字音频广播接收机中．