论文部分内容阅读
摘要：本文介绍了IP厂商的发展策略。
关键词：IP；ARM；SoC；FPGA
如果读一读当前的报纸，你就会发现，房地产的价格并不总是在上扬，这与有些人告诉你的正好相反。它们是波动的。它们也有可能下跌。影响它的参数实在太多，无法一一列举，其中就包括了面积方面的考虑。
芯片上的“房地产”基本上都在贬值。设想一下，计算机建筑师们和芯片厂商们试图按照其脑力劳动的成果所占据的芯片面积来计算其价值。不妨考虑先进的半导体工艺和高效率的制造技术的另一个不那么美妙的方面。整个芯片的价格将最终下降，芯片相对面积将进一步缩减，而供应商和芯片制造商依赖其设计所能获取的知识产权(IP)收入的比例也将下降。似乎这还不够，来自新的和已确立其地位的IP供应商的竞争的升级，目前又进一步侵蚀着IP的价值。
为了自卫，商人和工程人员已经想出了各种狡黠的方法来保护其收入——也许甚至还能提高它。这些策略主要是设法卖出更多的IP或者更为完整的一套IP和应用软件。
对那些更明显的、努力发放更多硅片面积的许可证的手段进行分类后，我们就会发现目前有如下的手段：增添功能，有效的速度提升，硬件捆绑，将硬件和软件捆绑起来以创建平台。
增添功能
增添功能是那些地位已经稳固的指令集架构(ISA)的所有者最常用的策略之一。该策略可以保护在软件开发工具方面的投资，并有助于留住该所有者的大部分现有的客户。处理器继续运行沿用下来的软件。一个通用处理器(GPP)ISA所有者，可以向现有的GPP架构添加指令扩展或者一个DSP引擎。反过来，对于DSP II)的所有者来说，添加恰当的指令将可以增添GPP功能。现有的内存分级结构和处理器的内部配置常常不能为新的功能提供最优的性能。ISA添加的功能最好通过内部设计或者通过采购来完成。利用许可方式实现的新增功能，并不能成为ISA的一部分。
速度提升
假定为降低功耗已经采用了非常优秀的逻辑和物理设计，则多处理或者并行处理功能可以有助于降低时钟频率、所需的驱动电压以及相应的功耗。多个处理器或者处理级所需占用的芯片面积的比重势必更高，这可以提高性能，同时，对于整块芯片来说，这也提升了相应的那部分芯片面积的价值。所有的ISA厂商都乐意使用多核技术或者流水线级。地位稳固的ISA的厂商，可以保留其软件基础，而同时考虑如何能最好地利用多处理器的优点。新入行的ISA拥有者——他们实在是难以枚举——在针对并行工作进行了优化的架构方面，找到了一个公平的竞技场。“DIY”方式的并行化也属于这一类。设计者可以在来自于各厂商的不同产品中进行挑选，这些公司的代表包括：Altera、ARC、ARM(OptimoDE)、M2000、MIPSTechnologies、Stretch、Tensilica和Xilinx。硬件捆绑
从为了增加收入而采用的纯技术手段转向将技术和商业混合起来的策略，我们发现了一些可以提供硬件捆绑的公司。捆绑方式包括：内核处理器外加一个或全部可配置的高速缓存、内存管理、协处理器或者从处理器DSP、加速器以及外设等。有些捆绑套装是通过与提供具体的实施技术者结为同盟而产生的。eASIC最近发布的产品(该产品向处于设计或者大规模生产阶段的设计者提供了无需额外付费的Tensilica的Diamond内核)，MIPS对Chipidea的收购，以及针对FPGA进行了优化的ARM处理器内核，就是这方面的实例。
软硬件捆绑
IP厂商转而通过商业联盟来进一步增强其产品后，可以针对具体的工作负载提供优化的硬件／软件捆绑套装。这些就是平台，其中最流行的瞄准了音频和视频应用。加入竞争的两家公司是ARC International和Tensilica，前者提供了来自于ARC Vide0Subsystem家族的一系列产品，包括Codec，后者则提供了其Diamond Standard388VDO视频引擎——一种由两个互连的Tensilica Xtensa LX处理器内核构成的、预先配置的视频II)核。实际上，所有的嵌入式IP和芯片方面的大供应商都已经引入了完整性水平各异的平台。它们的目标是将软件的Codec以及为了满足工作负载而扩大的芯片面积相结合，以获取尽可能高的收入。
芯片与IP厂商的关系
上面已经描述了IP厂商用来提供更多的IP、以提高一个厂商所占用的芯片面积比例的几种方法，我们注意到，如果没法提供好的理由，IP供应商也不能提高自己对芯片面积的要求，这正如独立的软件厂商不能发放低效率代码的许可证。SoC设计者会坚持对所能提供的最小的处理器内核收取许可费，但是，如果了解到最终用户愿意为了获得更好的性能和更多的功能而付费的话，则设计者们也愿意为附加的尺寸最小的内核、加速器和外设付费。
不过，SoC的功能并不是那么容易确定的。SoC设计者常常无法从最终用户那里直接了解到最终用户的偏好。芯片(ASIC)设计者常常会根据重要客户的要求来形成配置方式，这些客户的市场营销团队更接近最终用户一—例如，消费者。半导体厂商提供全部或者大部分芯片面积所带来的好处却会被如下风险所抵消：由于被切断了与消费者的联系，这些厂商将不了解他们频繁变化的喜好和嫌恶。
一家开发数码相机的OEM可以对其潜在的买家进行研究，以帮助精确地预测出在近期可能售出的产品。与ASIC设计者沟通后制定的SoC规范，其风险会得到降低。不过，蜂窝电话的情况并非如此。服务提供商最接近消费者，其次是OEM，芯片设计者／半导体厂商在这个图腾柱上排在第三个位置。
居于这一具有更大风险的位置上的芯片设计者所面临着的风险是，如何在加速器和应用面窄的引擎所能提供的成本和效率以及高性能和可编程芯片(可以快速对这些芯片进行编程，向消费者提供类似iPhone的产品，或任何流行的时尚产品)的灵活性之间找到平衡。
许多IP供应商只能接收到关于最终用户需求的、非直接的信息，为了获得成功，它们将需要遵循多头(multi-pronged)发展的战略。若干个预先配置的平台——范围从低成本的专用性一直到可编程的高性能、通用性产品——都有其用途，但还不敷使用。预先配置的平台的灵活性较低。有些，即便是可编程性最高的那些，也可能并非很好的与那些客户的快速变化的具体情况相匹配。进一步的策略可以提供丰富的、独立的IP部件库，让SoC设计者能配置芯片—并承担风险。最后，为了能更好的确保长期的成功，IP提供商们正在扩展其在FPGA、结构化ASIC和微控制器方面的市场存在和地位。
关键词：IP；ARM；SoC；FPGA
如果读一读当前的报纸，你就会发现，房地产的价格并不总是在上扬，这与有些人告诉你的正好相反。它们是波动的。它们也有可能下跌。影响它的参数实在太多，无法一一列举，其中就包括了面积方面的考虑。
芯片上的“房地产”基本上都在贬值。设想一下，计算机建筑师们和芯片厂商们试图按照其脑力劳动的成果所占据的芯片面积来计算其价值。不妨考虑先进的半导体工艺和高效率的制造技术的另一个不那么美妙的方面。整个芯片的价格将最终下降，芯片相对面积将进一步缩减，而供应商和芯片制造商依赖其设计所能获取的知识产权(IP)收入的比例也将下降。似乎这还不够，来自新的和已确立其地位的IP供应商的竞争的升级，目前又进一步侵蚀着IP的价值。
为了自卫，商人和工程人员已经想出了各种狡黠的方法来保护其收入——也许甚至还能提高它。这些策略主要是设法卖出更多的IP或者更为完整的一套IP和应用软件。
对那些更明显的、努力发放更多硅片面积的许可证的手段进行分类后，我们就会发现目前有如下的手段：增添功能，有效的速度提升，硬件捆绑，将硬件和软件捆绑起来以创建平台。
增添功能
增添功能是那些地位已经稳固的指令集架构(ISA)的所有者最常用的策略之一。该策略可以保护在软件开发工具方面的投资，并有助于留住该所有者的大部分现有的客户。处理器继续运行沿用下来的软件。一个通用处理器(GPP)ISA所有者，可以向现有的GPP架构添加指令扩展或者一个DSP引擎。反过来，对于DSP II)的所有者来说，添加恰当的指令将可以增添GPP功能。现有的内存分级结构和处理器的内部配置常常不能为新的功能提供最优的性能。ISA添加的功能最好通过内部设计或者通过采购来完成。利用许可方式实现的新增功能，并不能成为ISA的一部分。
速度提升
假定为降低功耗已经采用了非常优秀的逻辑和物理设计，则多处理或者并行处理功能可以有助于降低时钟频率、所需的驱动电压以及相应的功耗。多个处理器或者处理级所需占用的芯片面积的比重势必更高，这可以提高性能，同时，对于整块芯片来说，这也提升了相应的那部分芯片面积的价值。所有的ISA厂商都乐意使用多核技术或者流水线级。地位稳固的ISA的厂商，可以保留其软件基础，而同时考虑如何能最好地利用多处理器的优点。新入行的ISA拥有者——他们实在是难以枚举——在针对并行工作进行了优化的架构方面，找到了一个公平的竞技场。“DIY”方式的并行化也属于这一类。设计者可以在来自于各厂商的不同产品中进行挑选，这些公司的代表包括：Altera、ARC、ARM(OptimoDE)、M2000、MIPSTechnologies、Stretch、Tensilica和Xilinx。硬件捆绑
从为了增加收入而采用的纯技术手段转向将技术和商业混合起来的策略，我们发现了一些可以提供硬件捆绑的公司。捆绑方式包括：内核处理器外加一个或全部可配置的高速缓存、内存管理、协处理器或者从处理器DSP、加速器以及外设等。有些捆绑套装是通过与提供具体的实施技术者结为同盟而产生的。eASIC最近发布的产品(该产品向处于设计或者大规模生产阶段的设计者提供了无需额外付费的Tensilica的Diamond内核)，MIPS对Chipidea的收购，以及针对FPGA进行了优化的ARM处理器内核，就是这方面的实例。
软硬件捆绑
IP厂商转而通过商业联盟来进一步增强其产品后，可以针对具体的工作负载提供优化的硬件／软件捆绑套装。这些就是平台，其中最流行的瞄准了音频和视频应用。加入竞争的两家公司是ARC International和Tensilica，前者提供了来自于ARC Vide0Subsystem家族的一系列产品，包括Codec，后者则提供了其Diamond Standard388VDO视频引擎——一种由两个互连的Tensilica Xtensa LX处理器内核构成的、预先配置的视频II)核。实际上，所有的嵌入式IP和芯片方面的大供应商都已经引入了完整性水平各异的平台。它们的目标是将软件的Codec以及为了满足工作负载而扩大的芯片面积相结合，以获取尽可能高的收入。
芯片与IP厂商的关系
上面已经描述了IP厂商用来提供更多的IP、以提高一个厂商所占用的芯片面积比例的几种方法，我们注意到，如果没法提供好的理由，IP供应商也不能提高自己对芯片面积的要求，这正如独立的软件厂商不能发放低效率代码的许可证。SoC设计者会坚持对所能提供的最小的处理器内核收取许可费，但是，如果了解到最终用户愿意为了获得更好的性能和更多的功能而付费的话，则设计者们也愿意为附加的尺寸最小的内核、加速器和外设付费。
不过，SoC的功能并不是那么容易确定的。SoC设计者常常无法从最终用户那里直接了解到最终用户的偏好。芯片(ASIC)设计者常常会根据重要客户的要求来形成配置方式，这些客户的市场营销团队更接近最终用户一—例如，消费者。半导体厂商提供全部或者大部分芯片面积所带来的好处却会被如下风险所抵消：由于被切断了与消费者的联系，这些厂商将不了解他们频繁变化的喜好和嫌恶。
一家开发数码相机的OEM可以对其潜在的买家进行研究，以帮助精确地预测出在近期可能售出的产品。与ASIC设计者沟通后制定的SoC规范，其风险会得到降低。不过，蜂窝电话的情况并非如此。服务提供商最接近消费者，其次是OEM，芯片设计者／半导体厂商在这个图腾柱上排在第三个位置。
居于这一具有更大风险的位置上的芯片设计者所面临着的风险是，如何在加速器和应用面窄的引擎所能提供的成本和效率以及高性能和可编程芯片(可以快速对这些芯片进行编程，向消费者提供类似iPhone的产品，或任何流行的时尚产品)的灵活性之间找到平衡。
许多IP供应商只能接收到关于最终用户需求的、非直接的信息，为了获得成功，它们将需要遵循多头(multi-pronged)发展的战略。若干个预先配置的平台——范围从低成本的专用性一直到可编程的高性能、通用性产品——都有其用途，但还不敷使用。预先配置的平台的灵活性较低。有些，即便是可编程性最高的那些，也可能并非很好的与那些客户的快速变化的具体情况相匹配。进一步的策略可以提供丰富的、独立的IP部件库，让SoC设计者能配置芯片—并承担风险。最后，为了能更好的确保长期的成功，IP提供商们正在扩展其在FPGA、结构化ASIC和微控制器方面的市场存在和地位。