阵列除法器的FPGA实现

• 作 者: 孙亮 周忠海 廉月仙 刘军礼
• 机 构: 中国海洋大学,中国海洋大学,西日本株式会社,中国海洋大学 山东青岛266003,山东青岛266003山东省海洋仪器仪表研究所,山东青岛266001,山东青岛266001,山东青岛266003
• 出 处: 商品储运与养护
• 发表日期: 2008年04期
• 关键词: FPGA 先行进位单元阵列除法器 串行进位阵列除法器

先对除法器运算进行了分析,然后用FPGA实现了两种常见的结构硬件除法器,并分析了先行进位阵列除法器的设计原理。

First, we analyzed the divider operation, and then implemented two common hardware divider structures by using FPGA, and analyzed the design principle of the first divider array divider.