“e”语言一种新的高级数字系统验证语言

• 作 者: 夏宇闻 周文
• 机 构: 北京航空航天大学
• 出 处: 中国集成电路
• 发表日期: 2003年53期
• 关键词: “e”语言 集成电路设计 数字系统验证语言 数字设计自动化 SOC 通信芯片

近二十年来，数字设计自动化环境随着设计复杂程度的提高经历了许多个发展阶段。近年来先后出现了“SystemVerilog”、“SystemC”、“e”等语言和行为综合器，它们把高度复杂SOC数字系统设计的验证和综合的自动化程度又大大提升了一步。本文综述了这几种高级硬件设计仿真语言，着重介绍“e”语言在验证通信用SOC芯片模型性能时的高效率。