论文部分内容阅读
为适应多种通信标准，提出了一种新的可重构Viterbi译码器基核单元，由该基核单元可动态重构成不同约束长度（3～9）、不同编码效率（1／2或1／3）以及不同生成多项式的Viterbi译码器。在Xilinx Virtex4系列FPGA上，对该基核单元组成的译码器进行综合实现，并进行了仿真。结果表明，该译码器的速度能达到50Mbps，适合在802．11无线局域网及3G网络中使用。