2D图形加速器设计与实现

• 作 者: 刘鑫 蒋林
• 机 构: 西安邮电大学研究生学院
• 出 处: 微电子学与计算机
• 发表日期: 2013年06期
• 关键词: 2D图形 字体 ROP2操作 FPGA two-dimensional graphic font ROP2 operations FPGA
• 基金项目: 国家自然科学基金面上项目“三维视频处理系统芯片动态可重构可编程体系结构研究”（61272]20）

设计并实现了2D(2Dimensional)图形加速器电路,提供基本图元:点、线、多边形的绘制,及任意大小和颜色的字符显示.采用流水线结构,流水线各级间采用握手信号进行信息交互,缩短了处理时间,提高了工作效率,也便于各子模块间的时序配合.对常用的两种二维绘图算法进行研究,使用Verilog HDL硬件描述语言实现2D图形加速器的硬件电路.与System Verilog搭建的电路行为模型对比仿真,输出的图形数据信息结果一致,并在FPGA上进行验证.采用SMIC 0.13μm标准CMOS工艺库综合,工作