高速可重构插入与抽取单元设计

• 作 者: 马超 戴紫彬 常忠祥 苏伟
• 机 构: 解放军信息工程大学电子技术学院,68310部队
• 出 处: 计算机应用与软件
• 发表日期: 2013年10期
• 关键词: 插入 抽取 可重构 控制信息生成 Insert Extract Reconfigurable Control bits generation

针对序列密码算法中延迟较大的插入与抽取操作,提出基于butterfly和inverse butterfly网络的可重构硬件实现方案,使其支持位宽为2n比特的任意插入与抽取操作。并对控制信息生成算法进行深入的研究,在简化电路硬件实现的同时,大幅度提升了插入与抽取操作的处理性能。该设计已在FPGA上完成功能验证,并在CMOS 0.13μm工艺下完成综合与优化,结果表明,可重构插入与抽取单元延时小于2.7 ns,系统时钟频率达到了450 MHz。