论文部分内容阅读
NB6HQ14M和NNB7HQ14M高性能差分1：4电流模式逻辑（CML）时钟驱动器中集成了可选择的均衡器接收器。当与工作数据率高达6．5Gb／s或10Gb／s的数据通道串联布置时，输入将补偿退化的信号，输出4个相同的原始输入信号的CML副本。通过降低由铜互连或长线缆损耗导致的码间干扰（ISI），串行数据率因此得以增加。