基于VHDL的数字系统层次化设计方法

• 作 者: 赵辉
• 机 构: 天津理工大学中环信息学院
• 出 处: 微型机与应用
• 发表日期: 2013年9期
• 关键词: EDA技术 VHDL 数字系统 CPLD EDA technology VHDL digital system CPLD

通过对数字频率计系统的设计，介绍了基于VHDL语言的数字系统层次化设计方法。首先将数字系统按功能划分为不同的模块，各模块电路的设计通过VHDL语言编程实现，然后建立顶层电路原理图。使用MAX＋PLUSII开发软件完成设计输入、编译、逻辑综合和功能仿真，最后在CPLD上实现数字系统的设计。结果表明，使用这种设计方法可以大大地简化硬件电路的结构，具有可靠性高、灵活性强等特点。