基于冗余符号数的定点乘法器的设计

• 作 者: 姚若河 徐新才
• 机 构: 华南理工大学电子与信息学院
• 出 处: 华南理工大学学报：自然科学版
• 发表日期: 2014年3期
• 关键词: 乘法器 冗余 逻辑设计 解码 计算方法 multiplier redundancy logic design encoding computational me
• 基金项目: 国家自然科学基金资助项目（61274085）

为提高定点乘法器速度，减少乘法器面积，基于Radix-16冗余并行乘法器，将奇数倍部分积用冗余差分形式表示；将部分积的修正位与部分积进行压缩，减少了部分积数量；通过优化控制信号产生电路、Booth解码电路和二进制转换电路的结构，进一步减少了乘法器延时和面积。 TSMC 180 nm工艺下的Design Complier综合结果表明，改进后冗余乘法器的面积相对减少8％，延时相对减少11％。