论文部分内容阅读
编写Verilog程序对32×32高性能乘法器的结构算法进行验证.为提高乘法器的性能,采用CSA和4-2压缩器相结合的改进Wallace树结构进行部分积压缩；采用速度快、面积小的传输门逻辑设计Booth2编码电路和压缩电路；运用欧拉路径法设计优化部分积产生电路；采用基4 Kogge-Stone树算法基于启发式欧拉路径法设计优化64位超前进位加法器.该乘法器全定制设计采用SMIC0.18 μm 1P4M CMOS工艺,版图面积0.17941mm2,在大量测试码中最坏情况完成一次乘法运算时间为3.252 ns.