基于开关运放的低功耗逐次逼近ADC设计

• 作 者: 乔峻石 李冬梅
• 机 构: 清华大学微电子所,清华大学电子工程系
• 出 处: 半导体技术
• 发表日期: 2008年3期
• 关键词: 开关运放 逐次逼近ADC 低功耗比较器 失调校准 switched-opamp SAR ADC low power comparator offset c

基于UMC 0．18混合信号工艺，设计了一种低功耗逐次逼近ADC，重点考虑了功耗的优化和电路的改进，采用了开关运放技术，降低了传统缓冲器30％左右的能量消耗，同时比较器低功耗的设计也使该ADC节能的优点更加突出，同时比较器采用了失调校准技术，这样就能够满足10bit精度的要求。在电源电压1．8V、采样频率100kHz的条件下，仿真得到该逐次逼近ADC信噪比为61．66dB，而静态功耗仅为26μW。该设计的芯片版图面积为1mm×1mm。