论文部分内容阅读
Actel公司宣布推出Actel Libero集成设计环境（IDE）的新版本7．2，具备崭新功能，可提升基于Actel现场可编程门阵列（FPGA）设计的灵活性、效率和性能。LiberoIDE7．2具有强化的SmartGen、SmartTime和SmartPower工具，提供全新的知识产权（IP）核生成功能，以支持Aciel的Fusion可编程系统芯片（PSC）产品。LiberoIDE7．2还同时为Actel Fusion、ProASIC3和RTAX—S系列产品的设计人员，提供增强的时序和功率分析功能。