模拟集成电路的边界扫描可测性设计方案

• 作 者: 薛冰 冯长江 王聪丽 张泽建
• 机 构: 武警石家庄士官学校,军械工程学院电工电子实验中心,中国人民解放军71834部队
• 出 处: 电光与控制
• 发表日期: 2014年5期
• 关键词: 模拟集成电路 可测性设计 功能测试 IEEE 11494 FPGA FPGAanalog integrated circuittestability desig
• 基金项目: 国家自然科学基金（51207167）

提出了一种基于边界扫描技术的模拟集成电路内建自测试方案。该方案依照IEEE 1149．4边界扫描测试标准，在添加极少电路元件的基础上，增加了电路性能测试单元（ FTM ），能够充分利用电路系统中已有数模混合资源，通过控制器内部向被测电路施加激励，完成模拟集成电路的功能性测试。采用Cyclone Ⅱ系列芯片EP2C35F672C8实现测试系统设计，并以模拟集成滤波芯片MAX292为被测核心电路展开实验，其频率特性的测试结果表明了该测试方案的正确性和系统测试的有效性。