一种基于FPGA的多通道复用Viterbi译码器的设计与实现

• 作 者: 庞志锋 刘欣欣 王晓君
• 机 构: 河北科技大学信息科学与工程学院
• 出 处: 电脑知识与技术
• 发表日期: 2017年10期
• 关键词: 卷积码 VITERBI算法 FPGA 资源占用 convolutional code Viterbi algorithm FPGA resource consu

卫星定位接收机中的卷积码译码即Viterbi译码,在处理器中面临着占有资源比较多、处理时间太长等问题,为了减少处理器中资源占用和提高它的处理速度,采用了多通道复用和串行加比选蝶形单元的方法,在FPGA平台上用硬件描述语言设计出一种高性能Viterbi译码器,大大减少资源占用,提高了接收机的处理速度。