基于FPGA的改进积分型位同步环设计

• 作 者: 杜勇 刘帝英 罗宇智
• 机 构: 酒泉卫星发射中心
• 出 处: 信息技术
• 发表日期: 2013年5期
• 关键词: 位同步 FPGA VHDL语言 bit synchronization FPGA VHDL language

介绍了积分型位同步环的原理。针对相位抖动的问题，提出了积分型位同步环的改进方案。采用模块化的设计思想，利用VHDL语言设计了改进的积分型位同步环，并在Xilinx的FPGA器件XC3$200—4FT200上进行了实现。利用Modelsim6．0软件对改进前后的位同步环进行了仿真测试，仿真结果表明，改进的位同步环可有效减少相位抖动，满足性能要求。