应用于OFDM之3．1～8．0GHz超宽带接收机前端芯片设计

• 作 者: 黄进芳 谢佩娟 刘荣宜
• 机 构: 国立台湾科技大学电子工程系,中华电信研究所
• 出 处: 山东科技大学学报(自然科学版)
• 发表日期: 2011年6期
• 关键词: 超宽带 前端电路 低噪声放大器 混频器 ultra-wide band front-end circuit low-noise amplifier mi

使用TSMC0．18μmCMOS工艺实现3．1～8．0GHz超宽带接收机前端电路芯片设计，并利用ADS软件进行仿真、电路参数调整。电路架构包括：单端输入差动输出之超宽带低噪声放大器、Balun（Balance-unbalance）以及差动输入／输出的超宽带降频混频器，主要特点是在低噪声放大器输出端和混频器之间加入Balun，提升电路性能并减少芯片面积。芯片测试结果：在供给电压1.8V下，频宽为3．1～8.0GHz，S11〈-15。3dB，转换增益为24．6dB，功率消耗为37.98mW；包台接脚,芯片面积