一种全CMOS工艺吉比特以太网串并—并串转换电路

• 作 者: 朱正 邱祖江 等
• 机 构: 复旦大学电子工程系专用集成电路与系统国家重点实验室
• 出 处: 通信学报
• 发表日期: 2002年1期
• 关键词: CMOS工艺 串并-并串转换电路 以太网 计算机网络 SERDES PLL equalizer transceiver clock recovery

本文介绍了一种单片集成的吉比特以太网串并－并串转换电路。在芯片中，模拟锁相环产生1．25GHz高速时钟（当芯片用于光纤网络，时钟速率就为1．06GHz)，同时一个10到1多路选择器完成并行数据到串行的转换。在接收端，差分输入信号依次经过均衡电路、双端－单端转换电路转换成数字信号。同时，数据和时钟提取电路提取出时钟，并将数据重新同步。最后，串并转换电路完成串行－并行转换和字节同步。实验芯片采用0．35μmSPTM CMOS工艺，芯片面积为1．92mm^2，在最高输入输出数据波特率条件下的功耗为900mW。