论文部分内容阅读
ＶＨＤＬ作为一种硬件描述性语言，主要用于设计大规模铁数字硬件系统和电路，随着电路的规模加大，复杂度增加，这种语言的优越性越来越明显，它正在逐渐成为电子设计师们设计数字硬件电路时所必须掌握的工具语言，在动态存储测试领域中，由于被测对象复杂多样，要求一次记录的信息量不断增加，而允许放置测试仪器的空间很小，因此用ＶＨＤＬ设计大规模集成电路估动态存储测试领域中具有广泛的应用前景。