意法半导体推出65nm工艺“可配置SoC”

• 出 处: 光机电信息
• 发表日期: 2008年6期
• 关键词: 65nm工艺 意法半导体 SOC 配置 开发成本 ARM内核 ASIC 逻辑块

意法合资的意法半导体（STMicroelectronics）推出了采用65nm工艺技术的“SPEAr Basic（SPEAR-09-B042）”。该产品是集成了逻辑块和ARM内核的可定制SoC“SPEAr（Structured Processor Enhanced Architecture）”。SPEAr配备有相当于结构化ASIC等的可配置逻辑块，由此可减少SoC的开发成本和开发时间。