基于NoC的众核处理器可靠性仿真分析研究

• 作 者: 杨文顶 覃志东
• 机 构: 东华大学计算机科学与技术学院
• 出 处: 智能计算机与应用
• 发表日期: 2015年2期
• 关键词: 众核处理器 可靠性 蒙特卡洛仿真 片上网络 Many- core Processor Reliability Monte Carlo Simulation Ne

随着半导体制造工艺的发展,众核芯片上的晶体管密度不断增加,随之而来的寿命可靠性问题日益严重。为了准确评估芯片的可靠性,本文提出了一种基于蒙特卡洛方法的系统级可靠性仿真框架,并在此基础上研究了No C通信架构对可靠性的影响。实验结果表明,如果不考虑众核芯片的No C通信结构,系统级可靠性评估的相对偏差最高可达到60%左右。