基于SW-Log-MAP算法的Turbo-SISO译码器的设计与实现

• 作 者: 蔺吉顺 刘东华
• 机 构: 内蒙古民族大学机械工程学院
• 出 处: 黑龙江大学自然科学学报
• 发表日期: 2014年5期
• 关键词: TURBO码 SW—Log-MAP FPGA SISO迭代译码 Turbo code SW-Log-MAP FPGA SISO iteration d

Turbo码通过软输入、软输出（SISO）的迭代译码达到了接近Shannon理论极限的性能，为了改进其译码延时较大的缺点，设计了一种可单芯片实现的、支持Turbo译码的滑动窗Log-MAP译码器（SW-MAP），并在XilinxVeritex-4FPGA上用VerilogHDL语言进行了仿真。结果表明，使用该译码器对CCSDS标准Turbo码译码，可以达到10Mbit·s^-1的数据处理速率，且与软件仿真相比性能损失在0．1dB以内。