论文部分内容阅读
摘要: 首先介绍多进制正交扩频通信的基本原理,其次讨论正交扩频码的选取、数据编码扩频及其解扩译码的方法,最后给出传输信息速率为2048Kbit/s,码片速率为14Mchip/s的64进制正交扩频编码以及采用QPSK调制的实现方案。该方案实现快速同步捕获和高速率信息传输,适合于高速分组无线网的应用环境。
关键词: 扩频通信;M进制正交码扩频;QPSK调制
0 引言
目前,信息网络技术发展迅猛,对分组无线网要求更高,不仅要求其有更高的信息传输速率,还要能支持数据、语音、图像等多种综合业务。对于高速无线分组网,其一信道环境比较恶劣,其二需具有很强的抗干扰能力,而扩谱通信因其抗干扰性强,能在强噪声环境下通信,无论在民用还是军用领域都获得了广泛的重视和应用。但扩频通信的抗干扰能力是以扩展信号带宽为代价的,在带宽受限的条件中,其应用就受到了一定限制,因此提出了多进制正交码扩频的概念。
1 多进制正交扩频调制
1.1 多进制正交扩频的原理
由于信道带宽的限制和抗干扰能力的要求,采用多进制正交扩频的方法对信息数据进行抗干扰处理。相比较传统的直接序列扩频技术,多进制正交扩频可以实现较高的扩频处理增益,而同时保持较低的信号带宽。多进制正交码扩频技术是选出一组正交扩频码,每个正交扩频码携带m个比特信息进行传输。其优点如下:其一,每个扩频码传送了m个信息比特,提高了传输效率;其二,占用频谱带宽仅为具有相同处理增益的直接扩频的1/log2M,非常适合带宽受限的环境。
本文介绍的多进制正交扩频方法是并行组合多进制扩频,其实现方法是:用7-64映射实现速率为2048Kbit/s的信息传输,其实现框图如图1所示。
图中,输入的7bit信息数据被分解为高1bit和低6bit两组。高1bit数据确定的调制符号极性,低6bit根据传输速率的要求进行扩频映射,即6-64映射,采用Walsh函数进行映射的。
由于采用QPSK调制方式,为了区分I、Q两路信息传输通道,同时也为了区分不同的网络分组,在多进制扩频的基础上又复合了一个长度为25级的长扰码序列。通过长扰码序列的不同初态设置,可以区分出I、Q两路信息传输通道和不同的网络分组。
接收处理与发送过程是相反的,即先对接收到的信号进行解扰处理,然后进行64-6的解扩映射;将得到的6bit信息与该扩频码的极性(1bit)相结合,得到输出的7bit信息数据。
1.2 正交扩频码的选取
2 多进制正交扩频技术实现
2.1 信息发送通道
信息发送分为同步序列发送和数据发送两种状态,其发送信息处理流程如图2和图3所示。
由图2和图3可以看出,当14Mchip/s(14Mcps)的伪码序列生成后,序列的输出与调制处理都是相同的,即通过数字低通滤波器、数/模转换器和模拟基带滤波器,最后通过中频调制器调制到280MHz中频后送出。其中,数字低通滤波器的输入伪码序列的速率为14Mcps,而经过内部4倍频和滤波后,以56MHz速率输出带宽为14MHz的基带信号。采用数字低通滤波器,可以较好地抑制基带信号的带外噪声,简化中频调制后的中频滤波器设计。
在数据发送过程中,信息传输速率为2048 Kbps,输入的并行7bit信息数据流需要经过编码器进行2/3速率纠错编码。编码器采用RS纠错编码算法,编码参数为(127,85),即输入85个7bit信息数据,加上由编码器产生的42个纠错数据,得到编码块大小为127个并行7bit编码的输出数据。编码后的并行7bit数据流分为I、Q两组,每一组都分别进行多进制扩频映射,然后再与I、Q两路的长扰码序列相关后,送入数字低通滤波器,进行后续的滤波与调制处理。
2.2 信息接收通道
接收通道的信息处理流程如图4所示。
输入的中频信号经过解调器,变换为基带信号;该基带信号经过模拟低通滤波器滤出带外噪声后,送入模/数转换器变为数字信号。模/数转换器的转换速率为4倍码片速率(56MHz)。转换得到的数字信号经过多进制解扩处理,得到I、Q两路解扩数据;然后经过I/Q合并处理,得到一路并行7bit数据流送给2/3速率RS译码器,译码后得到还原出信息数据。
多进制解扩处理的过程如图5所示。
在图5中,由模/数转换器得到的I、Q解调支路的数字信号,送入复数乘法器。复数乘法器、相关器与相位误差提取电路以及正弦/余弦查表电路一起,构成一个Coastas环路校正电路:通过相位误差提取电路得到的信号相位误差,相应调整本地产生的单频信号的频率与相位;该单频信号与输入的I、Q解调支路信号相乘后,将输入信号中存在的频率和相位偏差去掉。
经过相干解调后的接收信号被送入相关器进行相关运算。由于存在I、Q两个解调支路,以及I、Q两路伪码,所以相关器分为4组,每组有64个相关器(共256个相关器):当电路处于同步搜索状态时,这64个相关器可以同时检测64个同步序列相位,保证能够快速同步;当电路处于数据接收状态时,这64个相关器可以同时对接收信号的64种可能编码进行相关处理,对这64个相关结果进行比较后即可得到多进制解扩的数据。
接收通道的定时调整电路是通过早-迟门相关电路实现的。早-迟门相关电路的原理是:增加两个相关器(早门和迟门),其输入信号的定时相对于其它数据相关器提前和滞后1/2chip。将这两个相关器的检测结果与数据相关器的结果进行联合比较,如果数据相关器的相关值较大,说明当前相关定时是正确的,定时电路不需要调整;如果早门或迟门的相关值较大,说明当前相关定时出现了偏差,应该据此进行相关定时调整(提前或滞后一个采样点,即1/4chip)。
接收通道在进行同步搜索以建立接收同步时,需要设定一个相关峰门限,以便电路确定是否已检测到相关信号。由于输入信号的信噪比不同和模拟电路中AGC电路的作用影响,导致接收通道的相关峰门限需要根据每一次输入信号的强度进行调整。因此,必须采用快速自适应门限调整算法,针对每一个信号时隙确定一个与之大体相当的相关峰门限。系统采用前导门限判决法,即在设定的门限值之上,叠加一个固定值作为前导门限;如果有相关峰值高于此前导门限,则接收通道的状态转换电路暂停转换,相关峰门限向上增加一个小增量。通过实验测试,前导门限判决法可以很好地实现相关峰门限快速自适应调整。
3 试验结果和分析
我们采用的并行组合多进制扩频应用在某高速分组无线网中,具体的试验结果见图6所示。
图6(A)所示多进制正交扩频码经过QPSK调制输出的中频频谱图、图(B)是QPSK星座图、图(C)是I支路的眼图、图(D)是Q支路的眼图。该信号经中频对接以后,系统能够正确解扩、解调,证明并行组合多进制扩频的设计方案是正确可行的。
4 结束语
本文讨论的方案中,采用同步扩频序列解决了高速同步的捕获问题;对数据信息增加扰码,解决了Walsh函数自相关特性差的问题;此外,应用大规模可编程FPGA实现正交扩频编解码、解扩,使系统硬件设计大为简化,同时处理速度大为加快。该多进制正交扩频技术已经成功地应用在高速无线分组网终端设备的基带数字模块上,结果证明设计方案是正确可行的。
参考文献:
[1]A.J.维特比著,CDMA扩频通信原理,李世鹤、鲍刚、彭容译,北京:人民邮电出版社,1997.
[2]薛筱明、李建东,多进制正交码扩频系统的解扩和同步技术[J].电子学报,1998,26(1):105-110.
[3]高红涛,多进制扩频系统性能分析与仿真[J].无线电工程,2007,37(8):22-25.
[4]邱庆、辛刚、张水莲,多进制正交码扩频系统的帧同步[J].信息工程大学学报,2003,06,30.
关键词: 扩频通信;M进制正交码扩频;QPSK调制
0 引言
目前,信息网络技术发展迅猛,对分组无线网要求更高,不仅要求其有更高的信息传输速率,还要能支持数据、语音、图像等多种综合业务。对于高速无线分组网,其一信道环境比较恶劣,其二需具有很强的抗干扰能力,而扩谱通信因其抗干扰性强,能在强噪声环境下通信,无论在民用还是军用领域都获得了广泛的重视和应用。但扩频通信的抗干扰能力是以扩展信号带宽为代价的,在带宽受限的条件中,其应用就受到了一定限制,因此提出了多进制正交码扩频的概念。
1 多进制正交扩频调制
1.1 多进制正交扩频的原理
由于信道带宽的限制和抗干扰能力的要求,采用多进制正交扩频的方法对信息数据进行抗干扰处理。相比较传统的直接序列扩频技术,多进制正交扩频可以实现较高的扩频处理增益,而同时保持较低的信号带宽。多进制正交码扩频技术是选出一组正交扩频码,每个正交扩频码携带m个比特信息进行传输。其优点如下:其一,每个扩频码传送了m个信息比特,提高了传输效率;其二,占用频谱带宽仅为具有相同处理增益的直接扩频的1/log2M,非常适合带宽受限的环境。
本文介绍的多进制正交扩频方法是并行组合多进制扩频,其实现方法是:用7-64映射实现速率为2048Kbit/s的信息传输,其实现框图如图1所示。
图中,输入的7bit信息数据被分解为高1bit和低6bit两组。高1bit数据确定的调制符号极性,低6bit根据传输速率的要求进行扩频映射,即6-64映射,采用Walsh函数进行映射的。
由于采用QPSK调制方式,为了区分I、Q两路信息传输通道,同时也为了区分不同的网络分组,在多进制扩频的基础上又复合了一个长度为25级的长扰码序列。通过长扰码序列的不同初态设置,可以区分出I、Q两路信息传输通道和不同的网络分组。
接收处理与发送过程是相反的,即先对接收到的信号进行解扰处理,然后进行64-6的解扩映射;将得到的6bit信息与该扩频码的极性(1bit)相结合,得到输出的7bit信息数据。
1.2 正交扩频码的选取
2 多进制正交扩频技术实现
2.1 信息发送通道
信息发送分为同步序列发送和数据发送两种状态,其发送信息处理流程如图2和图3所示。
由图2和图3可以看出,当14Mchip/s(14Mcps)的伪码序列生成后,序列的输出与调制处理都是相同的,即通过数字低通滤波器、数/模转换器和模拟基带滤波器,最后通过中频调制器调制到280MHz中频后送出。其中,数字低通滤波器的输入伪码序列的速率为14Mcps,而经过内部4倍频和滤波后,以56MHz速率输出带宽为14MHz的基带信号。采用数字低通滤波器,可以较好地抑制基带信号的带外噪声,简化中频调制后的中频滤波器设计。
在数据发送过程中,信息传输速率为2048 Kbps,输入的并行7bit信息数据流需要经过编码器进行2/3速率纠错编码。编码器采用RS纠错编码算法,编码参数为(127,85),即输入85个7bit信息数据,加上由编码器产生的42个纠错数据,得到编码块大小为127个并行7bit编码的输出数据。编码后的并行7bit数据流分为I、Q两组,每一组都分别进行多进制扩频映射,然后再与I、Q两路的长扰码序列相关后,送入数字低通滤波器,进行后续的滤波与调制处理。
2.2 信息接收通道
接收通道的信息处理流程如图4所示。
输入的中频信号经过解调器,变换为基带信号;该基带信号经过模拟低通滤波器滤出带外噪声后,送入模/数转换器变为数字信号。模/数转换器的转换速率为4倍码片速率(56MHz)。转换得到的数字信号经过多进制解扩处理,得到I、Q两路解扩数据;然后经过I/Q合并处理,得到一路并行7bit数据流送给2/3速率RS译码器,译码后得到还原出信息数据。
多进制解扩处理的过程如图5所示。
在图5中,由模/数转换器得到的I、Q解调支路的数字信号,送入复数乘法器。复数乘法器、相关器与相位误差提取电路以及正弦/余弦查表电路一起,构成一个Coastas环路校正电路:通过相位误差提取电路得到的信号相位误差,相应调整本地产生的单频信号的频率与相位;该单频信号与输入的I、Q解调支路信号相乘后,将输入信号中存在的频率和相位偏差去掉。
经过相干解调后的接收信号被送入相关器进行相关运算。由于存在I、Q两个解调支路,以及I、Q两路伪码,所以相关器分为4组,每组有64个相关器(共256个相关器):当电路处于同步搜索状态时,这64个相关器可以同时检测64个同步序列相位,保证能够快速同步;当电路处于数据接收状态时,这64个相关器可以同时对接收信号的64种可能编码进行相关处理,对这64个相关结果进行比较后即可得到多进制解扩的数据。
接收通道的定时调整电路是通过早-迟门相关电路实现的。早-迟门相关电路的原理是:增加两个相关器(早门和迟门),其输入信号的定时相对于其它数据相关器提前和滞后1/2chip。将这两个相关器的检测结果与数据相关器的结果进行联合比较,如果数据相关器的相关值较大,说明当前相关定时是正确的,定时电路不需要调整;如果早门或迟门的相关值较大,说明当前相关定时出现了偏差,应该据此进行相关定时调整(提前或滞后一个采样点,即1/4chip)。
接收通道在进行同步搜索以建立接收同步时,需要设定一个相关峰门限,以便电路确定是否已检测到相关信号。由于输入信号的信噪比不同和模拟电路中AGC电路的作用影响,导致接收通道的相关峰门限需要根据每一次输入信号的强度进行调整。因此,必须采用快速自适应门限调整算法,针对每一个信号时隙确定一个与之大体相当的相关峰门限。系统采用前导门限判决法,即在设定的门限值之上,叠加一个固定值作为前导门限;如果有相关峰值高于此前导门限,则接收通道的状态转换电路暂停转换,相关峰门限向上增加一个小增量。通过实验测试,前导门限判决法可以很好地实现相关峰门限快速自适应调整。
3 试验结果和分析
我们采用的并行组合多进制扩频应用在某高速分组无线网中,具体的试验结果见图6所示。
图6(A)所示多进制正交扩频码经过QPSK调制输出的中频频谱图、图(B)是QPSK星座图、图(C)是I支路的眼图、图(D)是Q支路的眼图。该信号经中频对接以后,系统能够正确解扩、解调,证明并行组合多进制扩频的设计方案是正确可行的。
4 结束语
本文讨论的方案中,采用同步扩频序列解决了高速同步的捕获问题;对数据信息增加扰码,解决了Walsh函数自相关特性差的问题;此外,应用大规模可编程FPGA实现正交扩频编解码、解扩,使系统硬件设计大为简化,同时处理速度大为加快。该多进制正交扩频技术已经成功地应用在高速无线分组网终端设备的基带数字模块上,结果证明设计方案是正确可行的。
参考文献:
[1]A.J.维特比著,CDMA扩频通信原理,李世鹤、鲍刚、彭容译,北京:人民邮电出版社,1997.
[2]薛筱明、李建东,多进制正交码扩频系统的解扩和同步技术[J].电子学报,1998,26(1):105-110.
[3]高红涛,多进制扩频系统性能分析与仿真[J].无线电工程,2007,37(8):22-25.
[4]邱庆、辛刚、张水莲,多进制正交码扩频系统的帧同步[J].信息工程大学学报,2003,06,30.