论文部分内容阅读
<正> 随着电子技术的发展,新器件的出现,通信接收机的性能及电路有了很大的改进和发展。普遍采用了数字调谐技术。而数字调谐技术的一个关键问题就是PLL 频率合成器中可编程分频器分频比的预置问题。目前绝大部分数字调谐器都采用了CPU 芯片或单片机进行分频比预置。最近我们在进行一种低频调谐器设计时,考虑到实际情况,尝试用CMOS 数字逻辑电路构成了一种简单的分频比预置电路,虽不具备CPU或单片机所能提供的键盘扫描、显示控制、参数预置