基于FPGA并行分布式算法的FIR滤波器的实现

• 作 者: 赵金宪 吴三 王乃飞
• 机 构: 黑龙江科技学院电气与信息工程学院
• 出 处: 黑龙江科技学院学报
• 发表日期: 2006年4期
• 关键词: FIR数字滤波器 分布式算法 FPGA VERILOG HDL FIR digital filter DA（distribute arithmetic）

采用FPGA实现FIR数字滤波器硬件电路的方案，基于只读存储器ROM查找表的并行分布式算法，设计文件采用Verilog HDL语言进行描述。该设计方案在MAX＋PlusⅡ上进行了实验仿真和时序分析。结果表明：它克服已有软件和硬件难以达到的对信号处理缺陷，既具有实时性，又兼顾了一定的灵活性，完全可以达到实际应用的要求。另外，对优化硬件资源利用率、提高运算速度等工程实际问题也进行了探讨。