论文部分内容阅读
编者按：在由Globalpress组织的亚洲媒体团(Asiapress Electronics)新闻发布会上，Synplicity公司总裁兼CEO Gary Meyers先生介绍了可编程器件的发展及综合工具的市场发展趋势，以下是相关内容节录。
可编程器件正在变得越来越复杂，目前制造工艺已经深入到65nm，在一个可编程器件上正在集成有数百万门ASIC门电路，并集成有微处理器、DSP等等模块。可编程器件性能和复杂程度快速提高以及成本不断下降，使FPGA产品不断渗透到越来越多的应用领域，近来FPGA供应商在不断加强内置的DSP能力，使FPGA更是如虎添翼。但这些法制趋势也给设计带来巨大挑战，其中最为显著的是设计收敛问题(DesignClosure)，在深亚微米工艺下，晶体管的物理形态正在直接影响布线和时序等问题，面对这些挑战，FPGA综合工具(FPGASynthesis)也在适应这些发展趋势为客户提供更加完美的解决方案。
从另一方面看，传统的可编程逻辑器件验证方法也在受到很大程度的挑战，不足以解决全新复杂设计带来的许多问题。以往是客户对芯片进行设计时，首先装配到PCB板上，然后根据器件的运行情况进行设计或者再设计。但随着芯片变得如此复杂，这种方法不再适用，需要一些全新的设计技术。为此，Synplicity公司在2005年推出了旗舰产品Synplify Premier，该产品结合了相关的Debug技术，可不不仅可以高效率完成90nm或者65nm的设计，而且可以在电路板上用自己的代码实施实时的Debug。Synplify Premier软件为FPGA设计人员提供了一种综合环境，该环境采用一种按键物理综合流程，融合了其独有的图形化物理综合技术和建立在其通用Identify RTLDebug产品基础上功能强大的RTL调试工具。通过Synplify Premier软件，Synplicity将继为设计出最新的可编程逻辑器件提供新的创新性技术。
Synplify Premierg软件的核心部分为Synplicity新的图形化物理综合技术，这是一种自动化单项设计流程，它能够提供超凡的定时功能，可极大地改善时间关联、缩短设计周期时间并减少反复。通过对物理综合图形化，设计人员就能够更快地接近苛刻的时间要求，并可比单独采用逻辑综合性能提供20％。
Synplify Premie软件不仅解决了可编程逻辑器件时序收敛等设计问题，其中也嵌入了尤其在亚洲市场非常重要的基于单元(cell)的设计流程，用FPGA实现ASIC等的一些特性，这种方法对于亚洲客户进行原形设计非常重要，他们可以用RTL源代码，配合以Synplify Premier软件工具，很快完成FPGA和ASIC之间的转换。在ASIC设计中，只需要尽量缩短多个逻辑电路之间的物理间距，然后可以很顺利地完成布线(Router)等工作，得到所需要的时序特性，这也是传统的物理综合设计方法。但对于可编程逻辑芯片设计，布线等都已经确定，设计者无法改变，此外，布线可能依据时序特性不同而有些变化，有些长的布线可能速度很快，短的布线又可能很慢，单纯把逻辑单元尽可能临近配置在一起并不可能解决客户的问题，Synplicity公司发明的方法是图形化物理综合技术，可以综合考虑所有的布线资源，然后综合考虑各个单元的位置、综合以及布线。这种技术的优势是客户无须太多物理设计方面的专长，可以帮助客户在尽量短的时间内发现和解决问题，改进产品性能，更好完成设计。
在过去十年中，随着音频和视频处理、无线通信、雷达信号处理以及许多高性能多媒体等应用的兴起，许多ASIC和FPGA芯片都逐渐嵌入了DSP功能。有两种方法将可以将处理器嵌入到FPGA中。一种方法是使用一种软件IP解决方案，如Xilinx的Microblaze或者是Altera的NIOS。另外一种方法是使用与FPGA集成在一个芯片上的ASIC处理器内核，比如带有PowerPC的XilinxVirtex-UPro和带有AVR的AtmelFPSLIC。但DSP架构使用的算法和FPGA硬件的设计算法存在巨大的差异，缺少有效的工具使客户能够无缝地转移到内嵌DSP架构的FPGA设计。Synplicity公司推出的Synplify DSP产品代表的是一种新型的DSP设计自动化工具，该工具使DSP设计人员能够快速、有效地以硬件为目标，对在Mathworks的SimulinkDSP设计工具中获取的设计性能执行高水平的优化，并生成可合成的、可供执行的RTL。
Synplicity公司最近的一个市场策略是与Xilinx联合成立Design TaskForce，主要目的是针对超大容量的65nm FPGA架构提供更高的产出率、由于设计改变导致的更准确的可预测结果、以及复杂射程更高的自动化功能。