论文部分内容阅读
根据高速8PSK卫星调制器的要求，针对数字化基带成形滤波的信号处理特点，提出一种基于部分卷积和并行查表的高速卫星成形滤波器设计方法及基于现场可编程门阵列（FPGA）芯片结构的FPGA算法。用片内的BLOCKRAM精心设计查找表，通过改变查找表内容可适用于各种信道限带性能要求的传输系统。在XILINX公司Virtex2—1000芯片上完成该方案，MODELSIM的时序仿真结果表明可支持高达400Mbit／s的输入数据，满足卫星通信高速成形的要求。