FPGA中网络通信协议栈的裁剪及其全硬件实现

• 作 者: 蒋沪生 柴志雷 钟传杰
• 机 构: 江南大学物联网学院轻工过程先进控制教育部重点实验室
• 出 处: 计算机工程与设计
• 发表日期: 2013年9期
• 关键词: 网络通信 硬件协议栈 UDP IP协议 现场可编程门阵列 硬件实现 network protocol~ hardware protocol~ UDP/IP F

针对基于FPGA的嵌入式系统中软件网络协议栈需要内置CPU的不足，阐述了采用全硬件方式实现网络协议栈的必要性，并提出了适合的网络通信协议栈裁剪方案。该协议栈包含精简的UDP、IP、以及MAC层驱动，可完成常规的网络通信。协议栈完全采用硬件描述语言编写，并在FPGA中实现。实验结果表明，该协议栈只占用2K逻辑资源，能以100Mbps的速率在FPGA与PC之间进行数据传输，为基于FPGA的系统调试及运行提供了一种简易的高速通信手段。