论文部分内容阅读
随着集成电路工艺尺寸进入超深亚微米数量级，电源电压相应降低，而时钟频率却不断提高，电源网格中的动态电流变化率越来越大，使得动态电源压降（IRDrop）的问题更突出。在这种工艺按比例缩小的趋势下，去耦电容（decap电容）在电源网格中的合理布局的作用日益明显：以优化的方式放置decap电容来有效地减小电源噪声。文章介绍基于动态电源压降分析的VSDG和SOC—Encounter相结合的去耦电容优化方法学。