基于ACEX1K50的HIRFL-CSR同步处理器设计

• 作 者: 李桂花 乔卫民 敬岚
• 机 构: 中国科学院近代物理研究所
• 出 处: 原子能科学技术
• 发表日期: 2011年7期
• 关键词: 事例 同步处理器 SDRAM event synchronization controller SDRAM
• 基金项目: 国家九五大科学工程冷却储存环项目资助（06HIRF200）

同步处理器是兰州重离子加速器冷却储存环（HIRFL-CSR）同步系统的核心部件,是HIRFL-CSR控制系统的最高指令单元和定时单元,对定时的精确性要求在ns级,且对运行的稳定性要求也非常高。本文详细介绍了在ACEX1K50芯片上采用硬件描述语言（VHDL）实现同步处理器的主要功能模块的方法及采用的关键技术,给出了事例发送测试结果和实际应用情况。