一种从E1信号中提取时钟的全数字锁相环

• 作 者: 黄海生 刘宇
• 机 构: 西安邮电学院计算机科学系ASIC中心
• 出 处: 微电子学
• 发表日期: 2001年4期
• 关键词: 锁相环 现场可编程门阵列 振荡器 专用集成电路 Phase locked loop FPGA Oscillator ASIC

提出了一种从E1信号中提取时钟的全数字锁相环。采用半脉宽移动技术设计数控振荡器（DCO），使输出时钟占空比的误差小于4％。经实验证实，在输入信号的频率范围为2.048 MHz±90 ppm且抖动满足ITU-T G.823的情况下，该电路完全可以用于从E1信号中提取时钟。采用数字锁相环对系统集成大有好处。