论文部分内容阅读
在复杂SOC设计中，通常外围众多的输入输出单元会造成芯片总面积较大、后续封装和布局的成本提高。针对该问题分析了一种通用的低管脚数优化设计模型，将其应用于USB2．0主机控制器的链路层和物理层接口，用Verilog硬件描述语言实现了RTL级电路并做FPGA验证。通过数据分析表明，该设计有效地降低了芯片的总面积和制版复杂度，达到了设计目标。