论文部分内容阅读
对一种CMOS／SOI 64Kb静态随机存储器进行了研究，其电路采用8K×8的并行结构体系。为了提高电路的速度，采用地址转换监控（Address-Translate-Detector,ATD)、两级字线（Double-Word-Line,DWL)和新型的两级灵敏放大等技术，电路存取时间仅40ns；同时，重点研究了SOI静电泄放（Electrostatic-Discharge,ESD)保护电路和一种改进的灵敏放大器，设计出一套全新ESD电路，其抗静电能力高达4200－4500V。SOI 64K