4×4片上网络芯片的设计及FPGA验证

• 作 者: 牛伟 朱士群 刘文斌 张旺 吴武臣 侯立刚
• 机 构: 北京工业大学
• 出 处: 现代电子技术
• 发表日期: 2013年8期
• 关键词: 片上网络 FPGA验证 物理设计 通信架构 network-on-chip FPGA-based verefication physical design
• 基金项目: 基金项目：国家自然科学基金资助项目（60976028,61204040）

片上网络（NoC）被称为是能够从根本上解决复杂片上系统通信瓶颈问题的通信架构。随着VLSI工艺从亚微米、深亚微米到纳米的不断发展，使得NoC芯片设计成为可能。使用VHDL硬件描述语言完成了一款4x4NoC芯片的设计。芯片功能的FPGA的验证结果表明，该芯片在100MHz系统时钟情况下工作正常，证明了设计的正确性。同时，基于180nmHJTC工艺库完成了该款NoC芯片的物理设计。