论文部分内容阅读
通过设计实例，详细说明如何在实际设计中，应用VHDL语言和原理图设计方法来设计复杂的逻辑电路．根据VHDL的语法规则，对系统的逻辑行为进行描述，然后通过综合工具进行电路结构的综合、编译、优化，利用波形仿真工具，可在短时间内设计出高效、稳定、符合设计要求的电路，具有传统逻辑设计方法所无法比拟的优越性．