基于视频应用的交叉寄存DDPS结构设计

• 作 者: 吴斯奇 王兴军
• 机 构: 清华大学微电子学研究所,清华大学信息技术研究院
• 出 处: 微电子学与计算机
• 发表日期: 2007年12期
• 关键词: 直接数字周期综合 视频时钟 扭环形移位寄存 交叉寄存 direct digital period synthesis （DDPS） video clock

针对视频系统对时钟多样性的要求，基于DDPS（直接数字周期综合）原理，提出了一种新的电路结构，采用分组交叉寄存控制的方式，对800ps和50ps相位分别进行粗选和细选，加以小数部分累加进位补偿，能够获得相位分辨率50p,，平均周期最大误差0．2ps，综合频率达625MHz的视频时钟输出，改变控制字后在5个时钟周期即可获得综合时钟输出。电路采用SMIC0．18μmP1M4Logic1．8V工艺，面积为0．06mm^2，功耗最大约32．8mW，适用于视频处理系统中多时钟产生SoC芯片。