基于Verilog HDL语言的CAN总线控制器设计及验证

• 作 者: 许莉娅 段帅君 李传南
• 机 构: 黎明职业大学机电工程系,吉林大学电子科学与工程学院
• 出 处: 现代电子技术
• 发表日期: 2012年10期
• 关键词: CAN总线 控制器 FPGA Verilog HDL

在此利用Verilog HDL设计了一款CAN总线控制器,首先根据协议把整个CAN总线控制器划分为接口逻辑管理、寄存器逻辑和CAN核心模块3个模块,然后用Verilog HDL硬件描述语言设计了各个功能模块,并使用Modelsim软件对各个模块的功能进行了仿真,最后使用FPGA芯片对设计的CAN总线控制器验证,并连接了一个包含该FPGA CAN总线控制器的4节点CAN总线网络。测试结果表明所设计的CAN总线控制器能够完成设定的功能。